設(shè)計中，時鐘等關(guān)鍵的高速信號線，走線需要進(jìn)行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會造成EMI的泄漏。屏蔽線mil，打孔接地。

　　由于PCB板的密度越來越高，很多PCBLAYOUT工程師在走線的過程中，很容易出現(xiàn)一種失誤，即時鐘信號等高速信號網(wǎng)絡(luò)，在多層的PCB走線的時候產(chǎn)生了閉環(huán)的結(jié)果，這樣的閉環(huán)結(jié)果將產(chǎn)生環(huán)形天線，增加EMI的輻射強(qiáng)度。

　　時鐘信號等高速信號網(wǎng)絡(luò)，在多層的PCB走線的時候一旦產(chǎn)生了開環(huán)的結(jié)果，將產(chǎn)生線形天線，增加EMI的輻射強(qiáng)度。

　　高速信號，在層與層之間切換的時候必須特性的連續(xù)，否則會增加EMI的輻射。也就是說，同層的布線的寬度必須連續(xù)，不同層的走線必須連續(xù)。

　　在高速PCB設(shè)計中，線板特性的控制和多負(fù)載情況下的拓?fù)浣Y(jié)構(gòu)的設(shè)計，直接決定著產(chǎn)品的成功還是失敗。

　　圖示為菊花鏈?zhǔn)酵負(fù)浣Y(jié)構(gòu)，一般用于幾Mhz的情況下為益。高速PCB設(shè)計中使用后端的星形對稱結(jié)構(gòu)。

　　檢查信號線的長度和信號的頻率是否構(gòu)成諧振，即當(dāng)布線的時候的整數(shù)倍時，此布線將產(chǎn)生諧振，而諧振就會輻射電磁波，產(chǎn)生干擾。

　　所有的高速信號必須有良好的回流徑。盡可能地時鐘等高速信號的回流徑最小。否則會極大的增加輻射，并且輻射的大小和信號徑和回流徑所包圍的面積成正比。

　　退耦電容的擺放的非常的重要。擺放不合理根本起不到退耦的效果。其原則是：靠近電源的管腳，并且電容的電源走線和地線所包圍的面積最小。

　　推薦：